cometLabo-info

 7/27 intelは新たに2025年までのロードマップとノードの命名規則を公開しました。 ・ロードマップ 先ず、プロセスノードを従来の ○○ nm から intel 7 等へ変更。 これにより、他社の○○相当といった面から脱却し、更に intel 20A からは FinFET ですら無くなるため、より判りやすい指標へ変更するのはいい傾向と個人的に思う。 (細切れプロセスノード？？何それ美味しいの？？) 各ノード一覧 各ノード Perf/watt gain 特徴 生産 Intel 7 10～15% 旧名 intel 10nm Enhanced SuperFin 2021 Intel 4 20% 旧名 intel 7nm。 intel初のEUVを採用 2022 Intel 3 18% EUVの使用範囲を拡大 FinFETの更なる最適化 2023 Intel 20A N/A 従来のFinFETから RibbonFETへ移行。 PowerViaを採用し ウエハ裏面から 電力を供給 2024 Intel 18A N/A RibbonFETの改良。 ASMLと連携し High NA EUV の 導入を目指す 2025 ・intel 7 旧名は intel 10nm Enhanced SuperFin。 Tiger Lake に採用された 10nm SuperFin から 10～15% ワットパフォーマンスを改善。 Alder Lake 、 Sapphire Rapids に採用され、恐らくRaptor Lake も利用すると思われる。 2021H2から利用可能となる予定。 ・intel 4 旧名 intel 7nm intel初の EUV を採用し、Meteor Lake に採用される予定。 intel 7 比で 20%ワットパフォーマンスを改善するとされる。 2022H2から生産開始。 ・intel 3 FinFET最後のプロセス。 FinFETの最適化とEUV露光の使用範囲を増やす。 intel 4比で 18%のワットパフォーマンス改善が見込まれる。 2023H2から生産へ。 ・intel 20A "A"はオングストロームを表す。0.1nm単位で使用される。 新 RibbonFET を採用し、「PowerVia」を用いウェハ裏面から電力供給し、ウェハ

 7/27 intel は Intel Acceleratedにて プロセスノード命名規則の変更と共に10月27~28日にかけて行われるイベントにてAlder Lakeをローンチすることを示唆した。 intel Alder Lake は 新ノード命名規則により, 「10nm Enhanced SuperFin 」から 「intel 7」に変更された。 これにより intel 7 は Tiger Lake に採用された 10nm SuperFin から 10~15％ ワットパフォーマンスを向上させる。 新たに Alder Lake から 省電力コア と 高性能コア を搭載する ハイブリッドCPU とし、DDR5、PCI-E5.0 をサポートする。 ソケットは LGA1700 へ変更。 ソース:  Intel Rebadges 10nm Enhanced SuperFin Node as "Intel 7," Invents Other Creative Node Names (techpowerup) ソース:  Intel Alder Lake to launch on October 27th at ‘fully hybrid’ Innovation event? (videocardz)

  7/12 intel は 7月26日 に Alder Lake、DG2、Sapphire Rapids、Ponte Vecchio/Arctic Sound GPU を発表する。 これにより、新10nmプロセス(10nm Enhanced SuperFin)や大小コアを用いた新アーキティクチャ(Golden Cove+Gracemont)について語られるかもしれない。 ウェブキャストは 7月26日午後2時(PDT)に行われる予定。 リンクは Intel Newsroom に掲載される。 ソース:  Intel announces its Accelerated webcast on July 26th with updates on process and packaging roadmaps  (videocardz)

 7/3  intel は 台湾の TSMC に 3nm プロセスにて 2つの プロセッサを委託製造。自社の製造プロセス遅延をカバーへ intel は 2017年に Skymont として投入される予定であった 10nm や その後の 7nm が 繰り返し遅延したことによる他社への優位性が失われたことにより、過去 Atom プロセッサ　C3xxx にて委託製造した TSMC にて 3nm プロセスで 2つのプロセッサを 2023~2024年に投入するとしている。 intel は製造プロセス技術にて長い間、世界のトップに君臨し続けていましたが、2017年10nmプロセスの 遅延により、急遽 Kaby Lake を投入、2018年には モバイル向けへ 10nm Cannon Lake を投入するも失敗、2019年にようやく 10nmプロセスで Ice Lake (モバイルのみ) を展開するも、動作クロックが思うように上がらず、アーキティクチャの改良技術を示すようなプロセッサの投入となりました。 そして 2020年にようやく動作クロックを満足するレベルへ上げられる 10nm SuperFin を投入、デスクトップ向けへは 14nm +++ or 14nm ++++ と Willow Cove アーキを組み合わせた 技術的実証プロセッサ のようなCPUを投入しました。 このように intel は "自社10nm" に手を焼く間に、ライバル企業はその差を詰め追い抜くことに成功、2021年現在、intel 10nm 同等の製造プロセスである TSMC 7nm を超える TSMC 5nm が製造、出荷され、intel は製造プロセス競争に完全に遅れたこと、再び世界トップの製造技術を得るまで時間が掛かることから 外部委託での製造 を決定。 そして今回 TSMC へ 3nm (N3) にて 2つのプロセッサ モバイルとサーバー向け製品の製造委託することとなりました。 これにより、intel は遅れにより失われた市場のシェアを取り戻す狙いです。 製品の投入は 2023~2024年とされています。 今後の intel + TSMC N3 に注目です。 ソース:  Intel Books Two 3 nm Processor Orders at TSMC Manufac

 TSMC N6、N5、N5P、N4、N3 ・N6 → N7、N7Pの設計を流用可能かつ5層にEUV適用(N7+ 4層にEUV適用) ・N5 → N7比で15%の性能向上 or 30%の省電力化 15層にEUV適用済み ・N5P → N5比で5%の性能向上 or 10%の省電力化(2020/8/25 時点) ・N4 → 性能については現時点では不明 ・N3 → FinFETで製造、N5比で15%の性能向上 or 30%の省電力化(2020/11/28時点 最大20層 EUV適用) 5nmの受注80%?をAppleが占める 3nmも先行でappleが予約済み 2nmも予約か？ EUVは最先端プロセスで用いる場合、TSMCが唯一、ドライエッジングで製造しており、薬品の塗布、除去工程を最小化し、コスト、生産性共にトップクラスと思われる。(個人調べにつき、違う可能性あり) また、ArF液浸マルチパターニング箇所をEUVへ変更することにより、従来のパターニングがシングルで済むのも大きく、4回パターニングしている箇所の場合、EUV化で4分の1へ短縮される。 Samsung 5LPE、4LPE、3GAE ・5LPE →  7LPP比でで10%の性能向上 or 20%の省電力化 ・4LPE→ スキップ?      TSMC 10nmスキップの逆版?       (当時のSamsung 10nmを超えるべく10nmスキップし7nmへ移行した) ・3nm → GAAFETで製造、新EUV導入? ASML EUV NA(開口)0.55  Intel 14nm 14nm+ 14nm++ 14nm+++ 14nm++++ 10nm Nanoribbon Transistor ・14nm(BDW) → 14nm+(SKL)で5.5% 14nm++(KBL)で3.8% 14nm+++(CFL)で5.8% 14nm++++(CPX)で5.9%の性能向上 (やることが・・ やることが多い・・！) ・10nm SuperFin → 10nm比で18%の性能向上 ・Nanoribbon Transistor → 性能については現時点では不明　Intel最後の飛躍的技術進歩？ 各プロセスノードごとのトランジスタ密度 ・TSMC メーカー TSMC N7 TSMC N7+ TSMC N6 TSMC N5 ト